LPC4330を使ってみる3 -デュアルコアで動かす-

LPC43x0シリーズはCortex-M4FコアとCortex-M0コアが一つのチップに同時に存在する
"Heterogeneous"なデュアルコアSoCです。"某巨乳女子高生雀士のiPS細胞に関する主張
を全面支持しているねむいさんにとってはヘテロは敵にあたるわけですが早くiPSが
実用化されていないさんに私の子供をﾊﾞｺﾊﾞｺ孕まｓ







…ぇーっと今回はLPC4330のM4コアとM0コアを連係させて動作させてみます。

LPC4330においてはM4コア側がMaster,M0コア側がSlaveの関係となってます。
パワーオンor外部リセット直後はM0コアはリセットしっぱなし状態になっており
M4側から起こしてやることでようやくM0コアが走り始めます。
どっかの壺では全く逆のでたらめが書かれていますので注意してください。UM10503の
38pに"The IRC is selected as CPU clock and the Cortex-M4 starts the boot
loader."と明記され、さらに94pにもリセット後の各コアのステートが明記されて
おりますので必読です！
NxPのマルチコアのアプリケーションノートにも起動順がはっきりと明記されてます！


このM0コアのプログラムはどうするのかというとM4用のプログラムをビルドする
ときにM0コアのプログラムをオブジェクトとして丸々取り込み、一つのバイナリ
としてこさえる必要があります。
これを起動時に簡易なブートローダーでSRAM上にM0用プログラムを転送して、
M0コアのリセットを解除してやります。メモリ構成のイメージとしては下図の
ような感じになります。


また、M0用プログラムは0x00000000にシャドウされ実行するのでM0用プログラムは
必ず0x00000000から実行するようにビルドします。それに対してスタックポインタは
実アドレスを指定しなければなりませんのでご注意を。

M0用のコードはその存在意義上小さく作りこむ必要があるので32kbyte程確保して
おけば良いでしょう。今回の例としてはLocalSRAM2の0x1008000に置きましたが、
LocalSRAM1やAHBRAMにもプログラムを置くことができます。とはいえ両方のコアを
SPIFI上ではなく、SRAM上で動かさないと本来の性能は全く引き出せず、M0コアの
ことも考えるとますます窮屈になってしまいますね。
やはりもう少しSRAM欲しかったな…204MHzでアクセスできるのが1MBくらい…。

↑M0用プログラムの転送後はM0用のベクタアドレスを設定するのを忘れずに。
　ここもスタックと同じく実アドレスを指定してください。

M4コアとM0コア間の通信方法は何通りもありますが今回は公式で配布してる
サンプルに倣ってSEV命令で各コアに割り込みを発生させて通知するように
しています。

↑写真じゃよくわかりませんですけどもデュアルコアで動いてます。


今回紹介のGCCでコマンドラインビルド可能なプロジェクト一式はこちらです。
注意書きはしておりますが、M0->M4の順で必ずビルドを行ってください。



ついでですがOpenOCDのLPC4330-Xplorer向けのコンフィグファイルを少し
変更しました。
外部リセット(SRST)を一切使わずリセット制御レジスタの操作で賄うように
してます。もともとSWD接続のVerasloonで使いたかったのでSRSTがない
デバッガハードウエア向けに外部リセットを操作しないでも使えるように
するのが目的でした…が、LPC4330がデュアルコアでSWDは一つのコアにしか
対応していないの忘れていました。
結局JTAG接続専用になってしまいましたのでご注意を。
そもそもOpenOCDのspifiドライバがJTAG接続べったりの実装になってるのでぱっち当てるのめどいです

SPIFIブートにバグがあるLPC4330の動きを抑えるためのミソは以下の点です。
1.cortex-m3のリセット設定は"vectreset"にする。
2.srst/trstは"none"にする。
3.リセット信号の操作はRESET_CTRL0レジスタのCORE-Resetビットを叩く
　具体的には0x40053100に0x00000001を書き100mSec程十分に待つ。
　これは外部リセットとほぼ同じ効果を持ちます。
4.reset-init時にM0コアを確実にhaltさせるためにM0コアの
　リセットを解除する。
　具体的には0x40053104に0x00000000を書く。

これでやると外部リセットなくてもほぼうまくいきます♥
詳しい内容、使い方はlpc4330_xplorer_spifi.cfgと私のLPC4330向けプロジェクト
ファイルにあるmakefileを熟読の上。

因みにspifiブートの時に外部リセットを2度かける必要がある理由は(パワーオン時の)
リセット後の外部リセットでspifiのROMドライバにあるイニシャライズが必ずコケて
暴走するから(だからリセット後いきなりHardFaultしたように見える)で、その次の
外部リセット操作ではそれがクリアされて再々イニシャライズが成功するからだ
そうですよF**K!!!!

Go to top of page